Altair GateVision PRO 門級網表調試和查看工具

GateVision PRO 是 Concept Engineering 公司的第三代圖形化門級網表分析器和檢視器。
GateVision PRO 經過完全重寫，可在現代 64 位元平台上運行，以處理最大的設計和 SoC，提供一系列強大的調試和理解功能。 其中包括直覺的設計導航、網表檢視、波形檢視、邏輯錐提取、用於網表調試和設計文件的互動式邏輯錐檢視。

超快速網表檢視器 – GateVision PRO 是一款高效能、大容量閘級偵錯器和檢視器，可讀取和處理最大的 Verilog、EDIF 和 LEF/DEF 網表。 GateVision PRO 無縫融入任何設計環境。 原理圖是動態生成的，直覺的 GUI 使設計人員能夠輕鬆地逐步瀏覽最大的網表檔案。

• 適用於 Verilog、EDIF 和 LEF/DEF 的高效能網表檢視器

• 基於 Tcl 的 UserWare API 用於高級定制

• 64 位元資料庫可處理當今最大的 SoC、ASIC 和 FPGA

• 整合式波形瀏覽器（加速VCD檢視器）

• 可自訂的路徑提取引擎偵測關鍵路徑

• 錐形視圖顯示關鍵區域的示意片段

• 直覺的 GUI，易於使用

進階調試和分析

波形檢視器和訊號追蹤 – GateVision PRO 配備完全整合的波形檢視器，並支援原始碼、原理圖和波形視窗中的互動式訊號追蹤。 GateVision PRO 將 VCD 模擬資料編譯為其自己的高速格式，以加速波形瀏覽和訊號追蹤。

64 位元資料庫

利用日益強大的 64 位元平台，GateVision PRO 可在當今要求嚴格的最大且最複雜的 ASIC、SoC 和 FPGA 上快速且有效率地運作。 底層資料庫已針對效能和記憶體效率進行了徹底重新設計，從而提高了容量和效能。

邏輯錐 Logic Cone

GateVision PRO 邏輯錐視圖在原理圖片段（電路中最相關的部分）內提供互動式導航。 這可以透過完整的設計層次結構來擴展和減少訊號路徑追蹤。

路徑提取和 Verilog 模擬

可自訂的路徑提取引擎可以自動識別和提取設計中的關鍵路徑。 可以在各種視圖中探索和交叉探測這些內容，以減少調試週期的複雜性和時間。 路徑片段可以匯出為 Verilog 網表，用於關鍵路徑 Verilog 模擬和分析。

]

GUI 圖形化介面

直覺的 GUI 提供了許多設施，包括上下文相關選單和多個連結視圖。 強大的搜尋工具可以快速存取設計中的任何物件或物件群組，將輸出儲存在結果清單中，從而允許突出顯示物件或將物件移至邏輯錐視窗中。

調試視圖 Debugging View

GateVision PRO 內建有多種視圖選項，包括原理圖、原理圖部分、原始碼、層次結構樹、波形、時鐘域和物件搜尋視圖。 透過這些視圖之間的交叉探測，可以輕鬆地更深入地了解正在調試的設備並改進調試過程。

GateVision 工具客製化

UserWare API

基於 Tcl 的 UserWare API 提供對大容量資料庫的完全訪問，以實現高靈活性的客製化。 設計人員或 CAD 團隊可以擴展 GateVision PRO 的功能，以滿足專案的即時需求，新增電氣規則檢查 (ERC)、報表和文件功能等。 該API還允許GateVision PRO與不同的設計流程和第三方工具緊密整合。

UserWare 外掛機制

為了讓組織能夠輕鬆地在組織內管理和部署自訂工具功能，GateVision PRO 配備了智慧型 UserWare 外掛機制，可以非常輕鬆地在開發團隊和組織內新增和交換新的工具功能。

想了解更多資訊，或有任何相關需求，歡迎與我們聯繫。

安捷新科技股份有限公司 AgileSim Technology Corp.

• 電話 : (02)2518-9060
• 郵件 : info@agilesim.com.tw